SDRAM调试遇到的问题小结 — Quartus II Verilog HDL - 云主机网

最新文章

SDRAM调试遇到的问题小结 -- Quartus II Verilog HDL

总结：对Quartus II 工具使用不足。不能有效的使用SignalTap II ，导致大量时间浪费，学习效率非常低下。之前对示波器的使用很欠缺，也导致任务停滞不前。今天解决的问题：SDRAM……

2024年5月1日互联网